FPGA-RISC-V-CPU
/
hardware
/
sim
/
isa
isa
..
add.fst
add.log
addi.fst
addi.log
and.fst
and.log
andi.fst
andi.log
auipc.fst
auipc.log
beq.fst
beq.log
bge.fst
bge.log
bgeu.fst
bgeu.log
blt.fst
blt.log
bltu.fst
bltu.log
bne.fst
bne.log
isa_tb.tbi
jal.fst
jal.log
jalr.fst
jalr.log
lb.fst
lb.log
lbu.fst
lbu.log
lh.fst
lh.log
lhu.fst
lhu.log
lui.fst
lui.log
lw.fst
lw.log
or.fst
or.log
ori.fst
ori.log
sb.fst
sb.log
sh.fst
sh.log
simple.fst
simple.log
sll.fst
sll.log
slli.fst
slli.log
slt.fst
slt.log
slti.fst
slti.log
sltiu.fst
sltiu.log
sltu.fst
sltu.log
sra.fst
sra.log
srai.fst
srai.log
srl.fst
srl.log
srli.fst
srli.log
sub.fst
sub.log
sw.fst
sw.log
xor.fst
xor.log
xori.fst
xori.log