- 非同期式 N 進カウンタ

  T-FF を繋げれば良い / 桁数に連れ遅延増加 \
  $\overline{Q} \rightarrow \text{next} T$ \
  N になった瞬間に RST 送信(NAND で)

- 同期式 N 進カウンタ

  D-FF を繋げる / $2^K >= N$ で K 個 D-FF \
  $X \rightarrow \text{all} CK \\ \overline{Q} \rightarrow D$ \
  QX(現在)と DX(次)の真理値表を作る \
  カルノー図で簡略化 \
  Q~ -> 回路 -> D

- 原始多項式について

  - mod2 除算から M 系列

    割り算みたいに XOR 1 / 1101 ($x^3 + x^2 + 1$) \
    M 系列の周期の最大値は 2^(被除数の bit)-1

  - 除算ブロック

    $c(x) = a(x) / {x^3 + x^2 + 1}$ \
    $c(x) = (x^{-3} / {1 + x^{-1} + x^{-3}}) \times a(x)$ \
    $c(x)(1 + x^{-1} + x^{-3}) = x^{-3}a(x)$ \
    $c(x)=x^{-3}a(x) + x^{-3}c(x) + x^{-1}c(x)$ \
    $c(x)=x^{-3}\{a(x) + c(x)\} + x^{-1}c(x)$ \
    $c(x)=\{\{a(x) + c(x)\}x^{-2} + c(x)\}x^{-1}$

  - DFF と XOR を使った論理回路
  - タイミングチャート

- CMOS 論理回路

  - 寄生容量
  - トランジスタレベルの回路図

    - 2 入力 CMOS NAND ゲート
    - 2 入力 CMOS NOR ゲート
    - 2 入力 CMOS AND ゲート
    - 2 入力 CMOS OR ゲート

  - CMOS 複合ゲート

    - $\overline{Y}$ を $A, B, C$ で表現
    - $Y$ を $\overline{A}, \overline{B}, \overline{C}$ で表現 (ド・モルガン)
    - PMOS と NMOS の直列・並列

  - CMOS 複合ゲートの反転

  - LogicalEffort

    - $g = (\text{PDNのトランジスタ幅} + \text{PUNのトランジスタ幅}) / \text{インバータのトランジスタ幅}$

  - インバータチェイン